2022-08 |
A stochastic integer programming approach to reserve staff scheduling with preferences |
Perreault-Lafleur, Carl |
Carvalho, Margarida; Desaulniers, Guy |
2024-05 |
Strategic planning of intracity electric vehicle charging station locations with integrated advanced demand dynamics |
Lamontagne, Steven |
Carvalho, Margarida; Frejinger, Emma |
2022-04 |
Game theoretical characterization of the multi-agent network expansion game |
Caye, Flore |
Carvalho, Margarida; Ngueveu, Sandra |
2022-11 |
Mixed-integer programming representation for symmetrical partition function form games |
Pepin, Justine |
Carvalho, Margarida; Sankaranarayanan, Sriram |
2020-08 |
Optimizing ANN Architectures using Mixed-Integer Programming |
ElAraby, Mostafa |
Carvalho, Margarida; Wolf, Guy |
2023-11 |
Small batch deep reinforcement learning |
Obando-Ceron, Johan Samir |
Castro, Pablo Samuel; Bellemare, Marc |
1993 |
Mise à jour automatique des cartes forestières à partir d'images satellites |
Daloze, Patrick |
Cavayas, François; Meunier, Jean |
1993 |
Classification de conformations macromoléculaires |
Sadan, Annabel |
Cedergren, Robert J.; Lapalme, Guy |
1990 |
La prédiction des structures macromoléculaires par une approche symbolique |
Major, François |
Cedergren, Robert J.; Lapalme, Guy |
1991 |
Compactage bidimensionnel de circuits intégrés selon la méthode de graphe de contraintes |
Martineau, Jean-Louis |
Cerny, Eduard |
1997 |
Vérification des propriétés temporelles des interfaces matérielles à l'aide de la programmation logique avec contraintes |
Girodias, Pierre |
Cerny, Eduard |
1993 |
Application de machines à états étendues à la vérification et à la synthèse du matériel |
Langevin, Michel |
Cerny, Eduard |
2001 |
Integrating MDG variable ordering in a VHDL-MDG design verification system |
Feng, Yi |
Cerny, Eduard |
2001 |
Un générateur CP pour la vérification temporelle des contrôleurs d'interfaces |
Zhang, Ying |
Cerny, Eduard |
1991 |
Un modèle de simulation au niveau des commutateurs à contrôle réparti |
Biotteau, Marc |
Cerny, Eduard |
1993 |
Analyse des systèmes modulaires asynchrones avec délais à intervalle fixe |
Bolduc, Joël |
Cerny, Eduard |
2001 |
Compositional verification using interface recognizers/suppliers (IRS) |
Jahanpour, Mohammad-Sadegh |
Cerny, Eduard |
1997 |
Logiciel pour la vérification par simulation de la spécification de haut niveau de systèmes matériels |
Tarnauceanu, Andrei |
Cerny, Eduard |
1991 |
Un modèle de simulation basé sur les graphes de contraintes hiérarchiques |
Dufresne, Mario |
Cerny, Eduard |
1989 |
Système de conception symbolique pour circuits intégrés à très grande échelle |
Mailhot, Pierre |
Cerny, Eduard |
1997 |
Construction des machines à état abstrait à partir des modèles VHDL |
Anon, Koty Dominique |
Cerny, Eduard |
1999 |
Méthode de simulation aléatoire guidée par un algorithme génétique pour la vérification du design de circuits numériques |
Faye, Pierre |
Cerny, Eduard |
1995 |
Modèles des portes logiques pour l'analyse de délai par la méthode de réduction des intervalles |
Bensalem, Aicha |
Cerny, Eduard |
1989 |
Un simulateur distribué de circuits intégrés à synchronisation mixte |
Mercier, Denis |
Cerny, Eduard |
2002 |
Waveform narrowing : a constraint-based framework for timing analysis |
Kassab, Maroun |
Cerny, Eduard |
1990 |
Une méthode efficace pour la compaction bidimensionnelle de circuits intégrés |
Bois, Guy |
Cerny, Eduard |
1999 |
Modèles et algorithmes pour la simulation des systèmes à temps réel |
Nicolae, Ana-Francisca |
Cerny, Eduard |
2000 |
Timing verification of interface specifications and controllers |
Jin, Fen |
Cerny, Eduard |
1996-03 |
Un outil pour la spécification de matériel et la génération de modèles exécutables |
Babkine, Philippe-André |
Cerny, Eduard |
2000 |
ACTC - une algèbre de processus temporisée pour la spécification et vérification d'interfaces matérielles |
Gandrabur, Simona |
Cerny, Eduard |
2002 |
Synthèse de EFSM observatrices à partir de spécifications HAAD |
Ogoubi, Etienne |
Cerny, Eduard |
1992 |
Compaction hiérarchique bidimensionnelle de circuits intégrés |
Plamondon, Pierre |
Cerny, Eduard; Cloutier, Jocelyn |
1992 |
Une méthode de gestion du processus de design des circuits intégrés |
Kabbaj, Anas |
Cerny, Eduard; Dagenais, Michel |
1990 |
Fault-tolerant sorting networks |
Sun, Jianli |
Cerny, Eduard; Gecsei, Jan |
1992 |
Génération de vecteurs de test pour circuits combinatoires par observabilité transversale |
Rioux, Pierre |
Cerny, Eduard; Kaminska, Bozena |
1999 |
Bounding of switching activity in logic circuits |
Zejda, Jindrich |
Cerny, Eduard; Rumin, Nicolas C. |
1996 |
Multiway decision graphs and their applications in automatic formal verification of RTL designs |
Zhou, Zijian |
Cerny, Eduard; Song, Xiaoyu |
1999 |
Model checking for a first-order temporal logic using multiway decision graphs |
Ying, Xu |
Cerny, Eduard; Song, Xiaoyu |
2001 |
Model reductions in MDG-based model checking |
Hou, Jin |
Cerny, Eduard; Song, Xiaoyu |
2021-06 |
Self-supervision for data interpretability in image classification and sample efficiency in reinforcement learning |
Rajkumar, Nitarshan |
Charlin, Laurent |