Expert en : Reconfiguration dynamique des FPGAs
FEELEY, Marc
Professeur titulaire
- Compilation
- Langages de programmation de haut niveau
- Langages de programmation dynamiques
- Langages de programmation fonctionnels
- Reconfiguration dynamique des FPGAs
- Traitement parallèle (parallélisme)
Techniques de compilation pour langages fonctionnels et avancement de mon compilateur Gambit-C pour le langage Scheme; conception d'un superordinateur économique fondé sur un nouveau matériel réseau, système d'exploitation temps-réel, et compilateurs pour langages parallèles.