Passer au contenu

/ Département d'informatique et de recherche opérationnelle

Je donne

Rechercher

Thèses et mémoires

Des thèses et mémoires de nos étudiants sont conservés et consultables dans Papyrus, le dépôt institutionnel de l'Université de Montréal.

 

 

Pour une recherche détaillée
 Visiter Papyrus
Date Trier par date en ordre décroissant Titre Trier par titre en ordre décroissant
1999 Bounding of switching activity in logic circuits
1992 Génération de vecteurs de test pour circuits combinatoires par observabilité transversale
1990 Fault-tolerant sorting networks
1992 Une méthode de gestion du processus de design des circuits intégrés
1992 Compaction hiérarchique bidimensionnelle de circuits intégrés
1987 Vérification automatique de circuits transistors VSLI [i.e. VLSI]
1989 Un simulateur distribué de circuits intégrés à synchronisation mixte
2001 Compositional verification using interface recognizers/suppliers (IRS)
2000 Timing verification of interface specifications and controllers
1987 Un simulateur réparti et hiérarchique de circuits VLSI
1987 Interface usager de simulateurs de circuits VLSI
1989 Système de conception symbolique pour circuits intégrés à très grande échelle
1991 Un modèle de simulation basé sur les graphes de contraintes hiérarchiques
2000 ACTC - une algèbre de processus temporisée pour la spécification et vérification d'interfaces matérielles
1993 Application de machines à états étendues à la vérification et à la synthèse du matériel
2002 Waveform narrowing : a constraint-based framework for timing analysis
1997 Construction des machines à état abstrait à partir des modèles VHDL
1999 Modèles et algorithmes pour la simulation des systèmes à temps réel
1996 Un outil pour la spécification de matériel et la génération de modèles exécutables
1995 Modèles des portes logiques pour l'analyse de délai par la méthode de réduction des intervalles
1991 Un modèle de simulation au niveau des commutateurs à contrôle réparti
2002 Synthèse de EFSM observatrices à partir de spécifications HAAD
1990 Une méthode efficace pour la compaction bidimensionnelle de circuits intégrés
2001 Integrating MDG variable ordering in a VHDL-MDG design verification system
1991 Compactage bidimensionnel de circuits intégrés selon la méthode de graphe de contraintes
1997 Logiciel pour la vérification par simulation de la spécification de haut niveau de systèmes matériels
1993 Analyse des systèmes modulaires asynchrones avec délais à intervalle fixe
1997 Vérification des propriétés temporelles des interfaces matérielles à l'aide de la programmation logique avec contraintes
1999 Méthode de simulation aléatoire guidée par un algorithme génétique pour la vérification du design de circuits numériques
2001 Un générateur CP pour la vérification temporelle des contrôleurs d'interfaces
Nombre de résultats : 1661