Passer au contenu

/ Département d'informatique et de recherche opérationnelle

Je donne

Rechercher

Thèses et mémoires

Des thèses et mémoires de nos étudiants sont conservés et consultables dans Papyrus, le dépôt institutionnel de l'Université de Montréal.

 

 

Pour une recherche détaillée
 Visiter Papyrus
Date Trier par date en ordre décroissant Titre Trier par titre en ordre décroissant
1989 Inférences sur plusieurs mesures de liaison entre deux vecteurs aléatoires et algorithmes de sélection de variables
1997 Conception de logiciels de communication testables
2020-12 Recommandation conversationnelle : écoutez avant de parlez
2021-10 Better representation learning for TPMS
2021-06 Self-supervision for data interpretability in image classification and sample efficiency in reinforcement learning
2001 Model reductions in MDG-based model checking
1999 Model checking for a first-order temporal logic using multiway decision graphs
1996 Multiway decision graphs and their applications in automatic formal verification of RTL designs
1999 Bounding of switching activity in logic circuits
1992 Génération de vecteurs de test pour circuits combinatoires par observabilité transversale
1990 Fault-tolerant sorting networks
1992 Une méthode de gestion du processus de design des circuits intégrés
1992 Compaction hiérarchique bidimensionnelle de circuits intégrés
2002 Synthèse de EFSM observatrices à partir de spécifications HAAD
2000 ACTC - une algèbre de processus temporisée pour la spécification et vérification d'interfaces matérielles
1996-03 Un outil pour la spécification de matériel et la génération de modèles exécutables
2000 Timing verification of interface specifications and controllers
1999 Modèles et algorithmes pour la simulation des systèmes à temps réel
1990 Une méthode efficace pour la compaction bidimensionnelle de circuits intégrés
2002 Waveform narrowing : a constraint-based framework for timing analysis
1989 Un simulateur distribué de circuits intégrés à synchronisation mixte
1995 Modèles des portes logiques pour l'analyse de délai par la méthode de réduction des intervalles
1999 Méthode de simulation aléatoire guidée par un algorithme génétique pour la vérification du design de circuits numériques
1997 Construction des machines à état abstrait à partir des modèles VHDL
1989 Système de conception symbolique pour circuits intégrés à très grande échelle
1991 Un modèle de simulation basé sur les graphes de contraintes hiérarchiques
1997 Logiciel pour la vérification par simulation de la spécification de haut niveau de systèmes matériels
2001 Compositional verification using interface recognizers/suppliers (IRS)
1993 Analyse des systèmes modulaires asynchrones avec délais à intervalle fixe
1991 Un modèle de simulation au niveau des commutateurs à contrôle réparti
Nombre de résultats : 1474