Passer au contenu

/ Département d'informatique et de recherche opérationnelle

Je donne

Rechercher

Thèses et mémoires

Des thèses et mémoires de nos étudiants sont conservés et consultables dans Papyrus, le dépôt institutionnel de l'Université de Montréal.

 

 

Pour une recherche détaillée
Visiter Papyrus
Date Trier par date en ordre croissant Titre Trier par titre en ordre croissant
2020-08 The multilevel critical node problem : theoretical intractability and a curriculum learning approach
2023-08 Maximum flow-based formulation for the optimal location of electric vehicle charging stations
2022-08 A stochastic integer programming approach to reserve staff scheduling with preferences
2024-05 Strategic planning of intracity electric vehicle charging station locations with integrated advanced demand dynamics
2022-04 Game theoretical characterization of the multi-agent network expansion game
2022-11 Mixed-integer programming representation for symmetrical partition function form games
2020-08 Optimizing ANN Architectures using Mixed-Integer Programming
2023-11 Small batch deep reinforcement learning
2000 Timing verification of interface specifications and controllers
2000 ACTC - une algèbre de processus temporisée pour la spécification et vérification d'interfaces matérielles
2001 Un générateur CP pour la vérification temporelle des contrôleurs d'interfaces
1997 Construction des machines à état abstrait à partir des modèles VHDL
2001 Compositional verification using interface recognizers/suppliers (IRS)
2001 Integrating MDG variable ordering in a VHDL-MDG design verification system
1999 Méthode de simulation aléatoire guidée par un algorithme génétique pour la vérification du design de circuits numériques
1999 Modèles et algorithmes pour la simulation des systèmes à temps réel
1996-03 Un outil pour la spécification de matériel et la génération de modèles exécutables
2002 Waveform narrowing : a constraint-based framework for timing analysis
2002 Synthèse de EFSM observatrices à partir de spécifications HAAD
1999 Bounding of switching activity in logic circuits